A.Cache擴(kuò)充了主存儲(chǔ)器的容量
B.Cache可以降低由于CPU與主存之間的速度差異造成的系統(tǒng)性能影響
C.Cache的有效性是利用了對(duì)主存儲(chǔ)器訪問(wèn)的局部性特征
D.Cache中通常保存著主存儲(chǔ)器中部分內(nèi)容的一份副本
您可能感興趣的試卷
你可能感興趣的試題
A.系統(tǒng)總線的寬度為32位
B.處理的數(shù)據(jù)長(zhǎng)度只能為32位
C.CPU字長(zhǎng)為32位
D.通用寄存器數(shù)目為32個(gè)
A.對(duì)存儲(chǔ)器操作進(jìn)行限制，使控制簡(jiǎn)單化
B.指令種類多，指令功能強(qiáng)
C.設(shè)置大量通用寄存器
D.選取使用頻率較高的一些指令，提高執(zhí)行速度
A.4
B.6
C.8
D.10
A."1"的個(gè)數(shù)為奇數(shù)
B."1"的個(gè)數(shù)為偶數(shù)
C.最低位為"1"
D.最高位為"1"
A.X·Y
B.
C.
D.X+Y
A.循環(huán)冗余校驗(yàn)碼
B.海明校驗(yàn)碼
C.奇校驗(yàn)碼
D.偶校驗(yàn)碼
A.DRAM
B.EPROM
C.SRAM
D.EEPROM
A.時(shí)鐘周期大于機(jī)器周期
B.時(shí)鐘周期等于機(jī)器周期
C.機(jī)器周期大于指令周期
D.指令周期大于時(shí)鐘周期
A.7FFFH
B.8FFFH
C.9FFFH
D.AFFFH
A.算術(shù)邏輯運(yùn)算單元
B.控制器
C.通用寄存器組
D.I/O總線
最新試題
若內(nèi)存按字節(jié)編址，用存儲(chǔ)容量為32K×8bit的存儲(chǔ)器芯片構(gòu)成地址編號(hào)A0000H至DFFFFH的內(nèi)存空間，則至少需要（）片。
空白（1）處應(yīng)選擇（）
設(shè)內(nèi)存按字節(jié)編址，若8K×8bit存儲(chǔ)空間的起始地址為7000H，則該存儲(chǔ)空間的最大地址編號(hào)為（）。
計(jì)算機(jī)中，執(zhí)行一條指令所需要的時(shí)間稱為指令周期，完成一項(xiàng)基本操作所需要的時(shí)間稱為機(jī)器周期，時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期。因此（）。
某邏輯電路有兩個(gè)輸入端和一個(gè)輸出端，輸入端用X和Y表示，輸出端用Z表示。當(dāng)且僅當(dāng)X和y同時(shí)為1時(shí)，Z才為0，則該電路的邏輯表達(dá)式為（）。
空白（2）處應(yīng)選擇（）
用（）時(shí)，校驗(yàn)位與信息位交叉設(shè)置。
中央處理單元（CPU）不包括（）。
以下關(guān)于精簡(jiǎn)指令集計(jì)算機(jī)（RISC）指令系統(tǒng)特點(diǎn)的敘述中，錯(cuò)誤的是（）。
32位微處理器的32是指（）。